

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 10-042294
(43) Date of publication of application : 13. 02. 1998

(51) Int. Cl. H04N 7/30
H04N 1/41


(21) Application number : 08-190294 (71) Applicant : FUJITSU GENERAL LTD
(22) Date of filing : 19. 07. 1996 (72) Inventor : MATSUOKA HIDEKI

(54) VIDEO DATA PROCESSOR

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce block noise produced at a high in a video data compression processing by a JPEG standard of discrete cosine transformation (DCT) or the like.

SOLUTION: In the process of compression-processing input video signals, expansion-processing them and returning them to an original state, processings are performed as following for instance. After the amplitude of input analog video signals V_i is attenuated to 1/2 or the like for instance in an attenuator 11 they are made into digital signals in an A/D conversion part 12 and thereafter, a compression processing is performed by required compressibility by a data compression part 13. Thus, the compression processing is performed in the state of limiting the gradation number of video signals and the block noise is reduced. In an expansion processing process, after input video data D_i are expansion-processed based on the compressibility in a data expansion part 14, they are returned to analog signals in a D/A conversion part 15. The analog signals are amplified by the gain (amplification rate) of the reciprocal of the attenuation by an amplifier 16.



LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-42294

(43)公開日 平成10年(1998)2月13日

(51)Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所	
H 0 4 N	7/30		H 0 4 N	7/133	Z
	1/41			1/41	B

審査請求 未請求 請求項の数10 O L (全 6 頁)

(21)出願番号 特願平8-190294

(22)出願日 平成8年(1996)7月19日

(71)出願人 000006611

株式会社富士通ゼネラル
神奈川県川崎市高津区末長1116番地

(72)発明者 松岡 秀樹


川崎市高津区末長1116番地 株式会社富士
通ゼネラル内

(54)【発明の名称】 映像データ処理装置

(57)【要約】

【課題】 離散コサイン変換 (D C T) 等の J P E G 規格による映像データ圧縮処理において、高圧縮時に発生するブロックノイズを低減する。

【解決手段】 入力映像信号を圧縮処理し、これを伸長処理して元の状態に戻すプロセスにおいて、例えば、以下のように処理する。入力アナログ映像信号Viの振幅を減衰器11で例えば1/2等に減衰後、A/D変換部12でデジタル信号化し、その後、データ圧縮部13により所要の圧縮率で圧縮処理する。これにより、映像信号の階調数を制限した状態で圧縮処理が行われ、ブロックノイズを低減する。伸長処理プロセスではデータ伸長部14で入力映像データDiを前記圧縮率に基づき伸長処理後、D/A変換部15でアナログ信号に戻す。同アナログ信号を増幅器16により前記減衰の逆数の利得(増幅比)で増幅する。



【特許請求の範囲】

【請求項1】 入力アナログ映像信号の振幅を減衰する減衰器と、前記減衰器よりのアナログ映像信号を、前記入力アナログ映像信号をフルレンジのデジタル映像データに変換できるA/D変換部と、前記A/D変換部よりのデジタル映像データを所要の圧縮率で圧縮処理するデータ圧縮部とからなるデータ圧縮処理手段と、前記データ圧縮処理されたデジタル映像データを前記圧縮率に基づき伸長処理するデータ伸長部と、前記データ伸長部よりのデジタル映像データをアナログ映像信号に変換するD/A変換部と、前記D/A変換部よりのアナログ映像信号の振幅を増幅する増幅器とからなるデータ伸長処理手段と、前記データ圧縮処理手段及びデータ伸長処理手段とを制御する制御手段とで構成し、同制御手段が、前記減衰器の減衰比と前記増幅器の増幅比とを相互に逆数の関係で設定するようにしてなることを特徴とする映像データ処理装置。

【請求項2】 前記データ伸長処理手段の増幅器に代え、前記D/A変換部の基準電圧を、前記入力アナログ映像信号の振幅を減衰しない場合の振幅になるように設定してなることを特徴とする請求項1記載の映像データ処理装置。

【請求項3】 前記データ伸長処理手段の増幅器に代え、乗算器を前記データ伸長部とD/A変換部との間に設け、同データ伸長部よりの映像データの階調数を、前記A/D変換部が前記入力アナログ映像信号をフルレンジでA/D変換したときの階調数と同じになるように前記乗算器の乗算係数を設定してなることを特徴とする請求項1記載の映像データ処理装置。

【請求項4】 入力アナログ映像信号をデジタル映像データへ変換する際の基準電圧が、同デジタル映像データの階調数を所要数低減するように設定されてなるA/D変換部と、前記A/D変換部よりのデジタル映像データを所要の圧縮率で圧縮処理するデータ圧縮部とからなるデータ圧縮処理手段と、前記データ圧縮処理されたデジタル映像データを前記圧縮率に基づき伸長処理するデータ伸長部と、前記データ伸長部よりのデジタル映像データをアナログ映像信号へ変換する際の基準電圧を、前記階調数を所要数低減しない場合の振幅になるように設定したD/A変換部とからなるデータ伸長処理手段と、前記データ圧縮処理手段及びデータ伸長処理手段とを制御する制御手段とで構成したことを特徴とする映像データ処理装置。

【請求項5】 前記D/A変換部を、データ伸長部よりのデジタル映像データを単にアナログ映像信号へ変換するようにする一方、前記D/A変換部よりのアナログ映像信号の振幅を増幅する増幅器を設け、前記A/D変換部が前記入力アナログ映像信号をフルレンジでA/D変換した場合のデジタルデータを基にしたアナログ信号の振幅になるように同増幅器の増幅比を設定しなるこ

とを特徴とする請求項4記載の映像データ処理装置。

【請求項6】 前記D/A変換部を、デジタル映像データを単にアナログ映像信号へ変換するようにする一方、乗算器を前記データ伸長部とD/A変換部との間に設け、同データ伸長部よりの映像データの階調数を、前記A/D変換部が前記入力アナログ映像信号をフルレンジでA/D変換したときの階調数と同じになるように前記乗算器の乗算係数を設定してなることを特徴とする請求項4記載の映像データ処理装置。

10 【請求項7】 入力アナログ映像信号をデジタル映像データへ変換するA/D変換部と、前記A/D変換部よりの映像データの階調数を所要数低減する第1の乗算器と、前記第1の乗算器よりのデジタル映像データを所要の圧縮率で圧縮処理するデータ圧縮部とからなるデータ圧縮処理手段と、前記データ圧縮処理されたデジタル映像データを前記圧縮率に基づき伸長処理するデータ伸長部と、前記データ伸長部よりの映像データの階調数を、前記第1の乗算器で階調数を低減しない場合の階調数に増加する第2の乗算器と、前記第2の乗算器よりのデジタル映像データをアナログ映像信号に変換するD/A変換部とからなるデータ伸長処理手段と、前記データ圧縮処理手段及びデータ伸長処理手段とを制御する制御手段とで構成し、同制御手段が、前記第1の乗算器で低減した階調数の分を前記第2の乗算器で増加するように同第1の乗算器及び同第2の乗算器それぞれの乗算係数を設定してなることを特徴とする映像データ処理装置。

20 【請求項8】 前記データ伸長処理手段を、前記データ圧縮処理されたデジタル映像データを前記圧縮率に基づき伸長処理するデータ伸長部と、前記データ伸長部よりのデジタル映像データをアナログ映像信号に変換するD/A変換部と、前記D/A変換部よりのアナログ映像信号の振幅を増幅する増幅器とからなるデータ伸長処理手段とし、前記制御手段が、前記第1の乗算器に対し、階調数を所要数低減するように乗算係数を設定する一方、前記増幅器に対し、前記第1の乗算器による階調数の低減がないとしたときのデジタルデータを基に変換したアナログ信号の振幅になるように同増幅器の増幅比を設定してなることを特徴とする請求項7記載の映像データ処理装置。

30 【請求項9】 前記データ伸長処理手段を、前記データ圧縮処理されたデジタル映像データを前記圧縮率に基づき伸長処理するデータ伸長部と、前記データ伸長部よりのデジタル映像データをアナログ映像信号へ変換する際の基準電圧が、同アナログ映像信号の振幅を増大するように設定されてなるD/A変換部とからなるデータ伸長処理手段とし、前記制御手段が、前記第1の乗算器に対し、階調数を所要数低減するように乗算係数を設定する一方、前記D/A変換部に対し、前記第1の乗算器による階調数の低減がないとしたときのデジタルデー

タを基にD/A変換したと同様の振幅に増大するように基準電圧を設定してなることを特徴とする請求項7記載の映像データ処理装置。

【請求項10】 前記第2の乗算器とD/A変換部との間にデータ補間処理部を設け、同乗算器出力データにつき同データ補間処理部で水平データ量を2倍にするように補間処理した後に同D/A変換部でデジタル映像データをアナログ映像信号に変換するようにしたことを特徴とする請求項7記載の映像データ処理装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は映像データ処理装置に係り、より詳細には、主に、離散コサイン変換(DCT)等のJPEG規格による映像データ圧縮処理において、高圧縮時に発生するブロックノイズの低減化に関する。

【0002】

【従来の技術】映像データの圧縮処理技術には種々の規格のものがあるが、これら規格の1つにJPEG(Joint Photographic Expert Group)規格がある。なお、本規格はDCT(離散コサイン変換)方式とSpatial方式とに大別される。図5(A)において、映像データを圧縮処理する場合、アナログの入力映像信号ViをA/D変換部51でデジタル映像データに変換後、上記JPEG規格に基づくデータ圧縮部52で圧縮処理し、出力データDoを得る。また、同図(B)は前記圧縮処理された映像データを元に戻すデータ伸長処理の説明用のブロック図であり、圧縮処理されたデータDiにつきデータ伸長部53で伸長処理後、D/A変換部54でデジタルデータからアナログ信号へ戻し、アナログの映像出力Voを得る。

【0003】

【発明が解決しようとする課題】しかし、前述の圧縮処理においては圧縮率を高めた場合にブロックノイズを発生し、前述の伸長処理後のアナログ映像出力Voを表示するとモザイク状の映像となって画質を劣化させるという欠点がある。JPEG規格の圧縮方式は、映像データのある画素数からなるブロック単位(一般には、8×8画素)に分割し、このブロックごとに高域成分をカットすることにより圧縮する。そのため、圧縮処理後の各ブロックの平均レベルが異なる場合が生じ、このような平均レベルが異なるブロックが相隣接して並んだ場合にそれがブロックノイズとして見えるものである。本発明は従来の欠点である高圧縮時のブロックノイズを低減するようにした映像データ処理装置を提供することを目的とする。

【0004】

【課題を解決するための手段】本発明は、入力アナログ映像信号の振幅を減衰する減衰器と、前記減衰器よりのアナログ映像信号を、前記減衰のない前記アナログ映像信号をフルレンジとしてデジタル映像データに変換す

るA/D変換部と、前記A/D変換部よりのデジタル映像データを圧縮処理するデータ圧縮部とからなるデータ圧縮処理手段と、前記データ圧縮処理されたデジタル映像データを前記圧縮率に基づき伸長処理するデータ伸長部と、前記データ伸長部よりのデジタル映像データをアナログ映像信号に変換するD/A変換部と、前記D/A変換部よりのアナログ映像信号の振幅を増幅する増幅器とからなるデータ伸長処理手段と、前記データ圧縮処理手段及びデータ伸長処理手段とを制御する制御手段とで構成し、同制御手段が、前記減衰器の減衰比と前記増幅器の増幅比とを相互に逆数の関係で設定するようにしてなる映像データ処理装置を提供するものである。

【0005】

【発明の実施の形態】入力アナログ映像信号の振幅を減衰器により例えば、1/2又は1/4等に減衰する。上記の減衰をしたアナログ映像信号をA/D変換するが、この変換を、前記の減衰をしない場合の振幅をフルレンジとして行う。例えば、A/D変換部がフルレンジでA/D変換したときのビット数を8ビットとした場合、このときの階調数は256となるが、減衰器で振幅を減衰してA/D変換したときにはその階調数は上記256階調より減少する。例えば、振幅を1/2に減じた場合には階調数は128となり、7ビット内の変化となる。このように階調数を制限した状態でデータ圧縮の処理を行う。これにより、高圧縮時のブロックノイズを低減することができる。

【0006】データの伸長処理プロセスは、伸長処理及びD/A変換後、アナログ信号を前記減衰の逆数の利得(増幅比)で増幅する。以上のように減衰及び増幅することにより入出力間のアナログ信号のレベル関係は減衰器及び増幅器が無い場合と等価となる。また、上記の別法として、A/D変換の際の基準電圧(リファレンス電圧)を通常電圧値より変え、デジタル映像データの階調数を制限する。例えば、前記のように本来は256階調の範囲内で変化するデータをこれより少ない階調数の範囲に制限する。このように階調数を少なくした状態でデータ圧縮の処理を行う。これにより、前記同様の圧縮処理となる。

【0007】データ伸長処理後のD/A変換においては、前記階調数の制限がないときのデジタルデータを基にD/A変換した場合と同振幅のアナログ出力となるようにD/A変換部の基準電圧を設定する。この設定によりA/D変換の際の階調数の制限を補完する。更に、他の方法として、A/D変換は本来の階調数で変換し、同変換後のデジタルデータに係数を乗じてデジタル映像データの階調数を制限する。これにより、前記同様の圧縮処理が行われる。この階調数を制限した映像データにつき、データ伸長処理後に前記係数と逆数の係数を乗じて本来の階調数に戻す。

【0008】

【実施例】以下、図面に基づいて本発明による映像データ処理装置を説明する。図1は本発明による映像データ処理装置の全体構成図、図2乃至図4は図1の圧縮処理部及び伸長処理部それぞれの具体的な実施例を示す要部ブロック図である。また、図2乃至図4の(A)は圧縮処理プロセスを示し、(B)は伸長処理プロセスを示す。なお、図4(C)は同図(B)にデータ補間処理機能を付加したものであり、水平データ量を増加し、映像解像度の向上を図ったものである。本発明の全体動作としては図1に示すように、入力アナログ映像信号Viにつき圧縮処理部1でA/D変換及びデータ圧縮処理等し、伸長処理部2でデータ伸長処理及びD/A変換等してアナログ信号Voに戻す。

【0009】上記の圧縮処理部1及び伸長処理部2の具体的な構成例が図2乃至図4であり、これら圧縮処理部1及び伸長処理部2は制御部3により条件設定される。なお、図2乃至図4の圧縮処理と伸長処理とは説明の便宜上から同類の技術を対比させたものであり、図示の組み合わせが絶対条件となるものではない。例えば、図2(A)の圧縮処理と図3(B)又は図4(B)の圧縮処理とを組み合わせる方法であってもよい。次に、図2乃至図4の圧縮処理及び伸長処理の具体的な動作につき、図ごとに分けて説明する。

【0010】〔1〕図2の実施例の説明

(1-1) 圧縮処理(A図)

入力アナログ映像信号Viの振幅を減衰器11で減衰する(設定信号C1)。この減衰の目的は以下に述べるA/D変換出力の階調数を低減するためである。従って、その減衰比は1/2、1/3、又は1/4等、任意でよい。上記の減衰をしたアナログ映像信号をA/D変換部12でデジタル映像データへ変換するが、この変換を、前記の減衰をしない場合の振幅がA/D変換部12のフルレンジになることを前提に行う。例えば、A/D変換部12がフルレンジでA/D変換したときのデジタル出力のビット数を例えば8ビットとした場合、その階調数は256となるが、A/D変換部12へ入力する信号の振幅を例えば、1/2に減ざるとその階調数は128に低減される。尚、この場合には7ビット内でA/D変換されることになる。

【0011】また、入力信号の振幅を1/4に減衰した場合には階調数が64(6ビット)の範囲内でA/D変換されることになる。このように、データ圧縮処理の前段階でデジタル映像データの階調数を低減する。これにより、例えば振幅を1/2にした場合、本来256階調数(8ビット)で変化する映像データが128階調数で変化することとなり、ピクセル間の変化も1/2となってピクセル間の相関が大きくなる。このように階調数を制限した映像データにつき、JPEG規格に基づくデータ圧縮部13で圧縮処理を行い、圧縮した映像データDoを得る。このように処理することにより、圧縮率を高く

した場合にも歪み(ブロックノイズ)の発生を低減することができる。

【0012】(1-2) 伸長処理(B図)

B図に示す伸長処理はA図の圧縮処理と逆の動作を行うことで元の映像信号へ再生するようにするものである。即ち、圧縮処理された入力映像データDiにつき、データ伸長部14でデータ伸長処理し、同処理後のデジタル映像データをD/A変換部15でアナログ映像信号に変換する。このアナログ映像信号を増幅器16で増幅するが、この増幅器16の利得(増幅比)を圧縮処理の際の減衰器11の減衰比と逆数の関係に設定する(設定信号C2)。この増幅比及び前記減衰比は制御部3(図1)が設定する。

【0013】例えば、減衰器11の減衰比を1/2に設定したのであれば増幅器16の増幅比を2倍に設定する(設定信号C1、C2)。これにより、減衰器11による減衰分を増幅により補完したことになる。以上のように圧縮及び伸長の処理をすることにより、アナログ映像信号Viにつき、減衰、増幅をしないで直接圧縮及び伸長の処理をした場合と同様のアナログ映像出力Voが得られることになる。なお、データ圧縮部13の圧縮率及びデータ伸長部14の伸長率についても制御部3がそれぞれ相対応するように設定する。この場合、圧縮率に応じて前記減衰比及び増幅比を設定するようにしてもよい。

【0014】〔2〕図3の実施例の説明

(2-1) 圧縮処理(A図)

入力アナログ映像信号ViをA/D変換部21でデジタル映像データに変換するに際し、同変換部21におけるデジタル変換の基準電圧(リファレンス電圧)を本来の電圧値より高く設定する。例えば、A/D変換部21が標準基準電圧Erでアナログ映像信号Viを8ビット信号に変換するとした場合、この場合は0~255の階調(256階調)の範囲でデジタル変換されるが、この階調数を1/2(128階調)にするように基準電圧を2倍(2Er)に設定する。階調数を1/4(64階調)にする場合には基準電圧を4倍(4Er)に設定する。なお、図3のE1は上記の2Er又は4Erに設定することを示す。以上のように基準電圧を設定することにより、A/D変換部21より出力されるデジタル映像データの階調数が低減し、図2(A)の場合と同じ結果が得られる。以下、図2(A)と同様のデータ圧縮処理が行われる(データ圧縮部22)。

【0015】(2-2) 伸長処理(B図)

圧縮処理された入力映像データDiにつき、データ伸長部23でデータ伸長処理し、同処理後のデジタル映像データをD/A変換部24でアナログ映像信号に変換する。このD/A変換に際し、前記A/D変換部21で制限した階調数(例えば、128階調)を、本来の階調数(例えば、256階調)を基にD/A変換した場合と同様のアナログレベルになるように変換する。具体的には、D/A変換部24の基準電圧E2を標準基準電圧Erに対し2倍

(2Er)又は4倍(4Er)等に設定する。

【0016】前者の2倍はA/D変換部21で階調数を1/2に低減した場合に対応し、後者の4倍は同・1/4に低減した場合に対応する。これにより、D/A変換部14より出力されるアナログ映像出力Voは、本来の階調数(例えば、256)の映像データをD/A変換したと同様の振幅になる。以上から、入力アナログ映像信号Viを本来の階調数でデジタル変換し、同変換データを基に圧縮処理及び伸長処理をした場合と等価となる。なお、上記の基準電圧E1、E2の設定は図2の場合と同様、制御部3(図1)が設定し、また、データ圧縮部22の圧縮率及びデータ伸長部23の伸長率についても制御部3がそれぞれ相対応するように設定する。この場合、圧縮率に同じで前記基準電圧を設定すようにしてもよい点についても図2の場合と同様である。

【0017】〔3〕図4の実施例の説明

(3-1) 圧縮処理(A図)

本実施例でのA/D変換(A/D変換部31)は、本来の階調数(例えば、256)で変換する。同変換したデータに対し乗算器32で係数K1を乗算する。この係数K1はA/D変換部31よりのデジタル映像データの階調数を1/2又は1/4等の階調数に低減するような係数である。即ち、前記例を引用すれば、256階調を128階調、又は64階調に低減する。このようにして階調数を減らした映像データにつき図2(A)と同様の圧縮処理を行う(データ圧縮部33)。

【0018】(3-2) 伸長処理(B図)

圧縮処理された入力映像データD1につき、データ伸長部34でデータ伸長処理後、乗算器35で係数K2を乗算する。この係数K2は、データ圧縮プロセスにおける乗算器32の係数K1の逆数に設定する。例えば、K1=1/2であれば、K2=2となり、K1=1/4であればK2=4となる。これにより、乗算器35の出力は本来の階調数(例えば、256階調)のデータに戻る。従って、上記乗算器35よりのデジタル映像データをD/A変換部36でアナログ映像信号に変換することで入力アナログ映像信号Viを本来の8ビット信号を基に圧縮処理、伸長処理をした場合と等価となる。

【0019】(3-3) 伸長処理とデータ補間(C図)

本図の実施例は前記図4(B)に対しデータ補間処理部41を付加し、水平の映像データ量を増加するようにしたものである。その他の機能ブロックについては(B)図と同機能であり、同一符号を付してある。乗算器35の出力をD/A変換(D/A変換部36)する前に、データ補間処理部41でデータ補間し、水平の映像データを増加する(例えば、2倍)。このデータ補間自体は従来技術でよく、乗算器35よりのデータを基に補間の演算を行い、新たな映像データを生成する。このようにして映像データを増加することにより水平方向の映像解像度を上げ、画質を向上することができる。

【0020】前記の〔1〕～〔3〕は同類の技術を対比させた圧縮処理と伸長処理とにつき別個に説明したものである。実際の映像データ処理においては冒頭でも説明したように図1に示すように構成し、入力アナログ映像信号Viにつき〔1〕～〔3〕で説明した具体的な圧縮処理及び伸長処理を行い、アナログ映像出力Voを得る。この場合、前述したように、各図の圧縮処理と伸長処理のいずれの組み合わせであってもよい。即ち、制御部3は圧縮処理部1及び伸長処理部2に対し相対応するよう10に、減衰比(減衰器11)、増幅度(増幅器16)、リファレンス電圧(A/D変換部21、D/A変換部24)、係数(乗算器32、35)、圧縮率(データ圧縮部13等)及び伸長率(データ伸長部16等)の条件設定をする。この条件設定においては圧縮率及び伸長率に応じて減衰比、増幅度、リファレンス電圧及び係数を可変して設定するようにしてもよい。

【0021】

【発明の効果】以上説明したように本発明によれば、離散コサイン変換(DCT)方式等による画像圧縮処理において、同圧縮処理する前段階で映像データの階調数を1/2又は1/4等に制限するようにしたので各ピクセル間の変化が1/2(又は1/4)になり、この結果、圧縮率を高くした場合に起きるブロックノイズを低減することができる。従って、このブロックノイズの低減により高圧縮時の画質の劣化を防止することができる。以上から、本発明は映像データを圧縮及びその他処理するような映像処理装置の性能向上に寄与しうるものである。

【図面の簡単な説明】

【図1】本発明による映像データ処理装置の全体構成図である。

【図2】図1における圧縮処理及び伸長処理の具体的構成の一実施例を示す要部ブロック図である。

【図3】図1における圧縮処理及び伸長処理の具体的構成の他の実施例を示す要部ブロック図である。

【図4】図1における圧縮処理及び伸長処理の具体的構成の他の実施例を示す要部ブロック図である。

【図5】従来の映像データ処理装置の要部ブロック図である。

【符号の説明】

- 1 圧縮処理部
- 2 伸長処理部
- 3 制御部
- 11 減衰器
- 12、21、31 A/D変換部
- 13、22、33 データ圧縮部
- 14、23、34 データ伸長部
- 15、24、36 D/A変換部
- 16 増幅器
- 32、35 乗算器

10

20


30

40


50

41 データ補間処理部


【図1】




【図2】



【図3】



【図4】



【図5】

